

TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH
KHOA : ĐIỆN-ĐIỆN TỬ
NGÀNH: ĐIỀU KHIỂN TỰ ĐỘNG



ĐỒ ÁN MÔN HỌC


Đề tài:

THIẾT KẾ BỘ KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL 60W

GVHD: TS. PHẠM HỒNG LIÊN
SVTH : BÙI TRUNG HIẾU
MSSV: 40020776
LỚP : DD02KSTN

TP Hồ Chí Minh, tháng 1 năm 2005

Đồ án: Mạch khuếch đại công suất âm tần OTL



Hình 1: Sơ đồ cần thiết kế

Với sự phát triển của các công cụ tính toán trợ giúp, phần trình bày dưới đây chủ yếu đưa ra các kết quả sẽ đạt được mà không dẫn ra các phép tính, nghĩa là chỉ đưa ra phần đầu cuối, dẫn dắt nếu có chỉ trình bày dưới dạng lý thuyết.

Yêu cầu của thiết kế:

$$P_L = 60W$$

$$R_L = 8\Omega$$


$$v_{in} = 0.75V$$

$$f_{min} \div f_{max} = 100 \div 15000Hz$$

$$\eta \geq 65\%$$

$$Z_{in} = 40k\Omega$$

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL



A. \ Tầng khuếch đại công suất:

Yêu cầu của thiết kế: Công suất loa $P_L = 60W$

I./ Nguồn cung cấp:

Công suất trung bình phân phối trên tải được tính theo công thức:

$$P_L = \frac{1}{2} I_{pL}^2 \cdot R_L = \frac{1}{2} I_{Lm}^2 \cdot R_L = \frac{V_p^2 \cdot R_L}{2(R_{l6} + R_L)^2}$$

Ta sẽ chọn giá trị của $R_{l6} \ll R_L$, bởi vậy, có thể tính gần đúng:

$$V_{Lp\max} = \sqrt{2R_L P_L} = \sqrt{2 \times 60 \times 8} \approx 31V$$

Trong mạch OTL, $V_{Lp\max} = \frac{V_{cm}}{2}$, với hệ số sử dụng điện áp:

$$\xi = \frac{V_{cm}}{V_{cc}} = 0.9, \text{ ta chọn nguồn}$$

$$V_{cc} = \frac{V_{cm}}{\xi} = \frac{2 \times V_{Lp\max}}{\xi} = \frac{2 \times 31}{0.9} = 69V \approx 70V$$

II./ Chọn các giá trị R_{l6}, R_{l7}, Q_6, Q_7 :

Công suất tiêu tán tối đa trên 2 Transistor Q_6, Q_7

Ta có: $P_C = P_{CC} - P_L$ mà:


$$P_{CC} = P_{STB} = V_{CC} \cdot I_{STB} = \frac{V_{CC} \cdot V_p}{\pi(R_{l6} + R_L)}$$

$$\rightarrow P_C = \frac{V_{CC} \cdot V_p}{\pi(R_{l6} + R_L)} - \frac{V_p^2 \cdot R_L}{2(R_{l6} + R_L)^2}$$

$$\rightarrow P_{C_{\max}} = \frac{V_{cc}^2}{2\pi^2 R_L} \rightarrow \text{Công suất tối đa mà mỗi Transistor } Q_6, Q_7 \text{ phải chịu: } P_{C3_{\max}} = P_{C4_{\max}} = \frac{V_{cc}^2}{4\pi^2 R_L} = 16W$$

Lúc ấy, hệ số phẩm chất của Transistor $\frac{P_{C_{\max}}}{P_{L_{\max}}} = \frac{16}{60} \approx 0,3$ (Thường chọn $P_L < 5P_{C_{\max}}$) giá trị này là phù hợp.


Để Transistor hoạt động an toàn, ta chọn:
$$\begin{cases} P_C \geq 20W \\ V_{CE} \geq V_{cc} = 70V \\ I_{C_{\max}} \geq I_{Lp\max} = 4A \end{cases}$$



Vùng hoạt động tích cực an toàn

Vùng khả dụng

Điểm DC (Avg)



Vùng an toàn ở công suất TST là 20W


THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Các điều kiện khác ràng buộc để chọn Transistor còn có: tại dòng DC khoảng $1,27A(\frac{4}{\pi}=1.27)$, áp DC khoảng $35V(V_{DC_{TB}})$ là điều kiện DC của Transistor, khi vận hành, Transistor hoạt động ở nhiệt độ đến $100^{\circ}C$, phải bảo đảm không hư hỏng, không quá công suất định mức, từ đó, ta chọn cặp Transistor bổ phụ: BD243C(NPN) và

$$BD244C(PNP) \text{ có các thông số đáng chú ý sau: } \begin{cases} P_C \geq 65W \\ V_{CBO} = 100V \\ V_{CEO} = 100V \\ I_{C_{max}} = 6A \end{cases}$$

Dựa vào hình biểu diễn vùng hoạt động an toàn của Transistor, ta thấy khi ở $35V$, dòng DC chịu được khoảng $1.6A$, còn dòng AC chịu được thoải mái tại $4A$, $65V$ như vùng chấm chấm trên hình.

Dựa vào hình biểu diễn vùng công suất khả dụng theo nhiệt độ, ta thấy BJT có khả năng làm việc đến $110(^{\circ}C)$



Dựa vào hình biểu diễn độ lợi dòng, ta thấy tại giá trị dòng đỉnh $4A$, độ lợi h_{FE} khoảng $25 \div 35$ (Cho vùng nhiệt độ thay đổi từ $25^{\circ}C$ đến $150^{\circ}C$). Khi làm việc với sơ đồ tín hiệu nhỏ cho các Transistor, ta sẽ chỉ xét đến giá trị đỉnh, có thể chú ý thêm tới giá trị độ lợi dòng trung bình khi dòng phân cực và áp V_{CE} thay đổi. Đây cũng là nguyên nhân gây méo phi tuyến cho tín hiệu.

Thật ra, với cặp Transistor bổ phụ, thường trong điều kiện phân cực, do dòng tĩnh I_{BQ} không bằng nhau, nên chúng có độ lợi sai khác chút ít, điều đó dẫn đến sóng ra không hoàn toàn đối xứng (khuếch đại ở 2 bán kì không như nhau), tuy nhiên sự sai khác này rất nhỏ, có thể bỏ qua (khoảng vài mA ở dòng ra I_C)

**/ Chọn giá trị các trở R_{16}, R_{17} : R_{16}, R_{17} có tác dụng để ổn*

định nhiệt, tạo dòng hồi tiếp để cân bằng tầng đẩy kéo, dòng qua tải cũng chính là dòng qua các trở này ở từng bán kì, bởi vậy, để không ảnh hưởng đến công suất của tải, ta thường chọn $R_{16} = R_{17} \square R_L$. Có thể chọn:

$$R_{16} = R_{17} = 0,1\Omega.$$

Công suất tiêu tán trung bình trên trở emitter là:

$$P_{RTB} = R_{16} I_{TB_{max}}^2 = R_{16} \left(\frac{V_{pL_{max}}}{\pi(R_{16} + R_L)} \right)^2 = 0,1 \times \left(\frac{31}{\pi(0,1 + 8)} \right)^2 = 0,15W$$

Công suất đỉnh mà trở emitter phải chịu:

$$P_{Rp} = R_{16} I_{p_{max}}^2 = R_{16} \left(\frac{V_{pL_{max}}}{R_{16} + R_L} \right)^2 = 0,1 \times \left(\frac{31}{0,1 + 8} \right)^2 = 1,5W$$

Ta chọn trở $R_{16} = R_{17} = 0,1\Omega$, công suất trung bình $0,2W$, công suất đỉnh $1,5W$.

III./ Chọn các giá trị R_{14}, R_{15}, Q_4, Q_5 :

Mạch làm việc ở chế độ lớp AB, ta phân cực cho các trở R_{14}, R_{15} sao cho dòng DC của Q_6, Q_7 khoảng $50mA$. Dựa vào đặc tuyến của BD243C, ta chọn $V_{BE}=0.75V$. Từ đó:

$$(V_{R_{14}})_{DC} = V_{BE} + (V_{R_{16}})_{DC} = V_{BE} + R_{16} I_{CQ6} = 0,75 + 0,1 \times \left(\frac{31}{\pi(0,1 + 8)} + 50m \right) = 0,9V.$$

Khi làm việc với điều kiện như trên, dựa vào Datasheet của Transistor BD243C, ta có thể chọn $h_{FE6}=25$.

Nếu chọn dòng phân cực cho Q_4, Q_5 khoảng $5-10(mA)$. Ta tìm giá trị R_{14}, R_{15} :

$$(V_{R_{14}})_{DC} = R_{14} I_{R_{14}} = R_{14} (I_{CQ4} - I_{BQ6}) \Rightarrow R_{14} = \frac{(V_{R_{14}})_{DC}}{I_{CQ4} - \frac{I_{CQ6}}{h_{FE6}}} = \frac{0,9}{10m - 2m} \approx 100\Omega = R_{15}$$

Với giá trị như trên, ta tìm dòng DC trung bình trên chân emitter của Q_4, Q_5 (Dùng chia dòng)

$$(I_{Q_4})_{avg} = (I_{R14})_{avg} + (I_{B6})_{avg} = \frac{R_{16}(I_{C6})_{avg} + V_{BE6}}{R_{14}} + (I_{B6})_{avg} \quad \text{Với } (I_{B6})_{avg} = \frac{\frac{31}{\pi(0.1+8)} + 50m}{25} = 50.7mA$$

$$\Rightarrow (I_{Q_4})_{avg} \approx 60mA.$$



Ta đã chọn dòng phân cực của Q_4, Q_5 khoảng 10mA, dòng trung bình $(I_{Q_4})_{avg} \approx 60mA$, từ đó có thể tìm được độ

lớn đỉnh dòng AC qua Q_4 : $I_{Q_4} = I_{CQ_4} + \pi \left((I_{Q_4})_{avg} - I_{CQ_4} \right) \approx 180mA$.

Công suất trung bình tiêu tán trên Transistor Q_4, Q_5 :

$$P_{Q_4} = P_{Q_5} = \frac{1}{2} \left(V_{CC} (I_{Q_4})_{avg} - \frac{1}{2} R_{AC} I_{Q_4}^2 \right) \leq \frac{1}{2} V_{CC} (I_{Q_4})_{avg} = 2.1W.$$

Ta chọn cặp Transistor bổ phụ Q_4, Q_5 là TIP29B và TIP30B có các thông số như sau:

$$\begin{cases} P_C = 30W \\ V_{CEO} = V_{CBO} = 80V \\ I_{CE} = 1A \\ h_{FE} = 15 \div 100 (25^\circ C) \end{cases}$$


B. Tầng tiền khuếch đại và tầng hồi tiếp:

Qua sơ đồ mạch, ta nhận thấy rằng có đến 4 mối nối BE cần được bù nhiệt, bởi vậy, ta chọn 4 Diode để thực hiện nhiệm vụ này, nhiệm vụ khác của 4 diode là còn phân cực DC cho cặp Transistor Q_4, Q_5 sao cho 2 Transistor này làm việc ở lớp AB, tránh méo tín hiệu khuếch đại ở ngõ ra loa.


$$\text{Như tính ở trên, } (V_{R14})_{DC} = V_{BE6} + (V_{R16})_{DC} = 0.9V \Rightarrow V_{AB} = 0.9 + 0.7 = 1.6V \Rightarrow V_{AA'} = 3.2V$$

4 Diode này ở chế độ AC sẽ chịu thêm dòng do Transistor Q_3 đưa vào, ta sẽ chọn Diode này dựa trên các

$$\text{thông số } \begin{cases} I_D = 100mA \\ V_{Dr} \geq 70V \\ V_{Df} = 0.75V \end{cases}$$

Ở chế độ AC, Transistor Q_3 như một nguồn dòng đưa tín hiệu vào mạch khuếch đại công suất, nhờ các trở R_{12}, R_{13} sẽ biến thành tín hiệu điện áp.

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL



Như tính toán, áp $V_{AB} = 0.9 + 0.7 = 1.6V$. giả sử phân cực tốt, $V_B = 35V$, suy ra $V_A = 36.6V$

Ta nhận thấy rằng các trở R13, R12 có nhiệm vụ tạo dòng phân cực cho các Transistor Q_3, Q_4, Q_5, Q_6, Q_7 , trong đó dòng $I_{CQ_3} \approx I_{R_{12}} = I_{R_{13}}$, dòng này không được quá lớn vì sẽ tiêu tán công suất vô ích trên các trở R12, R13, ảnh hưởng đến hiệu suất của mạch, nhưng nếu chúng quá nhỏ cũng sẽ gây ảnh hưởng đến điểm làm việc của Transistor Q3 (gây méo dạng tín hiệu).

Khi dòng $I_{CQ_3} \approx I_{R_{12}} = I_{R_{13}} = 2mA$, ta sẽ tính được các giá trị $R_{12} + R_{13} = 17k\Omega$, để $V_A = 33.4V$ (cân bằng tăng đẩy kéo) ta sẽ tính được trở $R_{11} = 72\Omega$ (sao cho áp rơi trên V_{CE} của Q3 gần bằng $V_{CC}/2$).

Ta thấy giá trị của trở R_9 ảnh hưởng lớn đến dòng phân cực tĩnh của Transistor Q2, áp rơi trên R_9 :

$$(V_{R_9})_{DC} = V_{BE} + V_{R_{11}} = 0.7 + 3m \times 47 = 0.84V$$

Phải chọn giá trị I_{CQ_7} sao cho điểm phân cực tĩnh của Transistor Q7 hoạt động không gây méo dạng tín hiệu khi nhận tín hiệu từ chân collector của Transistor Q1, (áp xấp xỉ 1V) bởi vậy, sụt áp trên trở hồi tiếp R_F phải sao cho áp V_{CE} của Q2 đạt được $\geq 2V$ (có thể chọn điểm làm việc tĩnh tại $V_{CEQ} = 1.2V$) Giả sử áp rơi trên V_{CE} của Q2 khoảng 2.4V. Dòng I_{CQ_2} phải ở giá trị nhỏ nhất có thể mà không gây méo tín hiệu, bằng trình mô phỏng, giá trị dòng i_{C_2} rất nhỏ (khoảng 0.1÷0.2mA) Ta chọn giá trị dòng tĩnh làm việc $I_{CQ_2} = 0.25mA$, từ đó ta tính được giá trị trở

$$R_9 \approx \frac{(V_{R_9})_{DC}}{I_{CQ_2}} = \frac{0.84}{0.25m} = 3.36k\Omega \rightarrow \text{chọn trở } R_9 = 3.3\Omega. \text{ Áp DC tại điểm B phải xấp xỉ } 35V, \text{ áp DC tại chân E của}$$

Q2 khoảng 2.4V, dòng $I_{CQ_2} = 0.25mA$, dễ dàng suy ra điện trở Feedback $R_F \approx 133k\Omega$.

Áp rơi trên V_{CE} của Q2 khoảng 2.4V, trong khi dòng khoảng 0.25mA, nên công suất tiêu tán trên Q2 rất bé, không đáng kể.

MAXIMUM RATINGS ($T_a = 25^\circ C$)

CHARACTERISTIC	SYMBOL	RATING	UNIT
Collector-Base Voltage	V_{CBO}	-50	V
Collector-Emitter Voltage	V_{CEO}	-50	V
Emitter-Base Voltage	V_{EBO}	-5	V
Collector Current	I_C	-150	mA
Base Current	I_B	-50	mA
Collector Power Dissipation	P_C	400	mW
Junction Temperature	T_j	125	$^\circ C$
Storage Temperature Range	T_{stg}	-55~125	$^\circ C$

2SA1015

Ta chọn Q2 là Transistor 2SA1015 (Hitachi) có các thông số đáng chú ý như bảng bên.

Ở Transistor Q3, áp DC trung bình đặt trên CE khoảng 35V, áp AC lại có đỉnh-đỉnh là 35V, nên ta sẽ chọn Transistor Q3 theo các thông số

$$\begin{cases} P_C \geq 0.2W \\ V_{CEO} = V_{CBO} \geq 70V \\ I_{EC} \geq 10mA \end{cases}$$

Chọn Q3 là Q2SD1001 (NEC corp.) có các thông số đáng chú ý sau:


THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

ELECTRICAL CHARACTERISTICS (Ta=25 °C)

CHARACTERISTIC	SYMBOL	MIN.	TYP.	MAX.	UNIT	TEST CONDITIONS
Collector Cutoff Current	I_{CBO}			100	nA	$V_{CB}=80\text{ V}, I_E=0$
Emitter Cutoff Current	I_{EBO}			100	nA	$V_{EB}=5.0\text{ V}, I_C=0$
DC Current Gain	h_{FE1}	90	200	400		$V_{CE}=1.0\text{ V}, I_C=50\text{ mA}$ ***
DC Current Gain	h_{FE2}	30	80			$V_{CE}=2.0\text{ V}, I_C=300\text{ mA}$ ***
Collector Saturation Voltage	$V_{CE(sat)}$		0.15	0.60	V	$I_C=300\text{ mA}, I_B=30\text{ mA}$ ***
Base Saturation Voltage	$V_{BE(sat)}$		0.86	1.2	V	$I_C=300\text{ mA}, I_B=30\text{ mA}$ ***
Base to Emitter Voltage	V_{BE}	600	645	700	mV	$V_{CE}=6.0\text{ V}, I_C=10\text{ mA}$ ***
Gain Bandwidth Product	f_T		140		MHz	$V_{CE}=6.0\text{ V}, I_E=-10\text{ mA}$
Output Capacitance	C_{ob}		7.0		pF	$V_{CB}=6.0\text{ V}, I_E=0, f=1.0\text{ MHz}$

***Pulsed: $PW \leq 350\text{ }\mu\text{s}$, duty cycle $\leq 2\%$

Đặc tính của Transistor Q2SD1001 (NEC Corporation)



Nhận xét thấy các trở R5, R6, R8 chỉ có tác dụng đối với dòng DC, về AC coi như chúng nối đất. Ta chọn các trở này sao cho $V_{B2} \approx V_{E2} - V_{EB} = 2,4 - 0,75 \approx 1,65\text{ V}$. (ta sẽ chọn các trở này sau vì nó còn bị ảnh hưởng bởi tầng nhận tín hiệu vào).

C./ Tầng nhận tín hiệu vào: (có thể coi như tầng đệm):


Đặc tính của tầng này coi như một tầng ngăn cách tín hiệu vào với tầng trước nó, với trở kháng vào khoảng 40kΩ, mắc mạch như hình bên, ta sẽ chọn Q1 có độ lợi dòng DC tương đối lớn để tăng trở kháng vào của mạch, các trở emitter R3a và R3b được mắc như thế vừa để ổn định phân cực DC, vừa để giảm độ lợi áp và tăng Zin của mạch.

Ta sẽ cho tín hiệu áp ra ở collector khoảng 0.75÷0.8VAC(pp) để đảm bảo hệ số hồi tiếp của mạch.

Tầng này làm việc ở chế độ lớp A, ta phân cực sao cho dòng qua Transistor là cực tiểu có thể để giảm công suất tiêu tán vô ích trên mạch, bởi vậy, ta sẽ cho chúng làm việc ở dòng phân cực khoảng 3mA, $V_{CEQ} \geq 2\text{ V}$ (chọn áp này bằng 3V). Transistor làm việc ở chế độ maxswing, nên áp Dz khảng 6-8V, ta sẽ chọn Dz=7.5V, điểm phân cực tĩnh: Q(3V,3mA). Từ đó, dễ dàng tìm ra Rb1 khoảng 120kΩ, Rb2 khoảng 82kΩ (hai trở này cần có giá trị lớn để tăng trở kháng vào, đồng thời cần chọn theo tỷ lệ để áp tại chân bazơ của Q1 khoảng 2.4V). Đồng thời giá trị các trở Collector và Emitter tương ứng để làm việc maxswing là: R1=680Ω, R3a=270Ω, R3b=330Ω.

Ta chọn Q1 là Q2SD1010 có độ lợi dòng DC tại $I_C=3\text{ mA}$ khoảng 800÷1000.

Việc còn lại chỉ là chọn các trở phân áp sao cho $V_{B2}=1.65\text{ V}$, $V_Z=7.5\text{ V}$, có thể tính được R4=100Ω, R8=22kΩ, R6=47kΩ, R5=220kΩ, R7=560Ω.



Đặc tính ổn áp của họ D02CZ

Ta chọn các Diode bù nhiệt phân cực là loại D1N4544 (40mW,75V-Silicon epitaxial Diode MCC)

Tính R_{10} :

với sơ đồ mạch đã cho, ta có thể tính :

$$\beta = \frac{R_{10}}{R_{10} + R_F}$$


$$\text{Từ đó : } A_{vf} = \frac{v_{out}}{v_{in}} \approx \frac{1}{\beta} = 1 + \frac{R_F}{R_{10}} = 41,3, \text{ tính}$$

$$\text{được : } R_{10} = 3.3\text{ k}\Omega.$$


Dùng sơ đồ tín hiệu nhỏ của mạch trên, với các độ lợi dòng h_{FE} ứng với giá trị dòng định (biên độ). Sơ đồ:

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Sơ đồ tương đương AC ứng với trường hợp Q5, Q7 dẫn, Q4, Q6 tắt



Sơ đồ tương đương AC ứng với trường hợp Q4, Q6 dẫn, Q5, Q7 tắt



Với các giá trị tham số là: $h_{FE1} = 750, h_{FE2} = 150, h_{FE3} = 175, h_{FE4} = 50, h_{FE5} = 50, h_{FE6} = 35, h_{FE7} = 35$, các trở $h_{ie1} = 15k\Omega, h_{ie2} = 22k, h_{ie3} = 3k, h_{ie4} = 180, h_{ie5} = 180, h_{ie6} = 10, h_{ie7} = 10$. $VR1 \approx 0$, Ta tính được độ lợi áp khi không có hồi tiếp:

$$A_v = \frac{v_L}{v_{in}} \bigg|_{v_L=0} \approx 380,53, \text{ hệ số hồi tiếp áp: } T = \beta A_v = \frac{v_L}{v_{in}} \bigg|_{v_{in}=0} \approx -9,05, \text{ suy ra áp ra đỉnh là:}$$

$$A_{vf} = \frac{A_v}{1-T} = \frac{380,53}{1+9,02} \approx 37,9 \Rightarrow v_L = v_{in} A_{vf} = 0.75 \times 41.5 = 28,5V \text{ (Dùng các sơ đồ tín hiệu nhỏ để tính nên có sai số so với thực tế.)}$$

D./Khảo sát các tụ điện và bảng thông của mạch:

Tụ C_0 phải có giá trị lớn để tích điện tốt, do tần số cắt thấp là 100Hz nên chọn giá trị: $C_0=330\mu F, 80V$

$$f_1(C_0) = \frac{1}{2\pi(R_L + R_E)C_0}$$

Tụ liên lạc C_{in} nối tín hiệu điện áp và tầng nhận tín hiệu vào, để không gây méo dạng tín hiệu, ta chọn C_{in} có giá trị sao cho: $C_{in} \approx \frac{1}{2\pi f_L Z_{in}} = \frac{1}{2\pi \times 100 \times 40k} = 0.04\mu \Rightarrow C_{in} = 4,7\mu, 15V$

Tụ liên lạc C_2 nối tầng nhận tín hiệu vào và tầng lái: ta cũng chọn có giá trị sao cho:

$$C_2 \approx \frac{1}{2\pi f_L Z_{in2}} = \frac{1}{2\pi f_L R_7} = \frac{1}{2\pi \times 100 \times 720} = 2,2\mu \Rightarrow C_2 = 100\mu, 10V$$

Tụ C_8 có tác dụng ngăn DC, nối với trở chỉnh biên độ sóng ra đối xứng (R_{13}), ta chọn $C_8 = 47\mu, 10V$

Tụ C_7 có tác dụng ngăn DC, ở AC, nó phải có giá trị sao cho khi hoạt động trong dải thông từ 100Hz đến 15kHz độ lợi không giảm quá 3dB, nghĩa là :

$$\frac{1 + \frac{R_F}{R_{10} + Z_{C3}}}{1 + \frac{R_F}{R_{10}}} > \frac{1}{\sqrt{2}} = \frac{1}{1,4} = 0,72 \Rightarrow Z_{C3} < 1.4k \Rightarrow C_3 = 470\mu, 10V$$

Các tụ C_5, C_1, C_4, C_3 vừa làm nhiệm vụ ngăn mạch AC vừa làm nhiệm vụ ổn định áp DC đặt trên nó, chọn loại tụ $2.2\mu, 10V$.

Chọn tụ CL và R_{18} : 2 giá trị này đóng vai trò làm tín hiệu ra khi ở tần số cao không bị suy giảm: Khi f lớn, cuộn dây quấn loa L có trở kháng tăng, sẽ khiến tổng trở tăng, tín hiệu bị suy giảm biên độ, người ta mắc thêm tụ CL và trở R_{18} nhằm tác dụng tránh hiện tượng này, trở $R_{18}=R_L=8\Omega$, còn CL phải chọn sao cho có giá trị gần bằng tự cảm của cuộn dây quấn loa, theo kinh nghiệm, thường lấy giá trị tụ khoảng 0.1μ .

Các tụ Bybass chọn loại $10\mu F, 10V$.

Các tụ C_{c1} và C_{c2} có tác dụng tránh tự kích, ta chọn các giá trị tụ này gần bằng tụ C_{jc} của chúng, bởi vậy, chọn $C_{c1}=10pF, C_{c2}=10pF$, tụ C_{c3} ngoài tác dụng tránh tự kích còn có tác dụng quyết định tần số cắt cao của mạch (do các trở R_{eq} nhìn từ chân Collector của các Transistor Q_1, Q_2 có giá trị nhỏ, đồng thời do có $r_{b'e}$ lớn nên giá trị tụ Miller của nó không đáng kể).


Dùng sơ đồ tín hiệu nhỏ như trên, ta tính được Z_{in} của mạch nhìn từ cực Collector của Q_3 khoảng $1.7k\Omega$. Với

$$gm = \frac{hfe}{r_{b'e}} = \frac{175}{3k} = 58m, f_H = \frac{1}{2\pi R_{eq} C_M} = 15kHz \Rightarrow C_M = 7n, \text{ mà } C_M = (C_{c3} + C_{jc3})(1 + g_m R_q) \Rightarrow C_{c3} = 70p$$


Ta có mạch sau khi đã khảo sát các thông số như sau:

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Đồ án: Mạch khuếch đại công suất âm tần OTL




Sơ đồ đã thiết kế



THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Từ mạch đã có, ta sẽ dùng chương trình mô phỏng để kiểm tra các kết quả và tính toán xem đã thoả mãn các yêu cầu khác như công suất, độ méo dạng của tín hiệu ra hay chưa?

Trước hết kiểm tra lại chế độ DC xem thử có đúng như thiết kế hay không?




Kết quả thu được rất tốt, đúng như thiết kế ban đầu, chỉ sai sót ở việc chọn Diode Zenner chưa đủ để nó làm nhiệm vụ ổn áp. Có thể chọn lại loại Zenner cùng họ với nó nhưng làm ổn áp ở 6.5V.


Thường để phân cực an toàn, ta chọn I_{c2} có giá trị tương đối lớn (khoảng 10mA), tuy nhiên, như thế sẽ làm tăng công suất tiêu tán vô ích trên Transistor Q2, và để hoạt động tốt, dòng này chỉ cần khoảng gần 2mA là được, bài toán trên đã được thiết kế maxswing. Tương tự như vậy ở các Transistor Q1, Q2 cũng đã chọn các giá trị để chúng có thể làm việc tốt nhất ở lớp A, dòng I_{c7} cũng được giảm xuống khoảng 30mA, bài toán trên được phân cực ở chế độ DC một cách tốt nhất sao cho các công suất tiêu tán vô ích là nhỏ nhất có thể, ta sẽ thấy điều đó khi khảo sát tín hiệu AC và công suất phân bố trên mạch.

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Kiểm tra chế độ AC của tầng nhận tín hiệu vào:







Kiểm tra AC của tầng lái: (Q3)



Nhận thấy tín hiệu có xuất hiện các hài hoá tần tại các tần số 2kHz, 3kHz (ta đang khảo sát bài toán ra biên độ lớn nhất) vì thế sẽ phải kiểm tra lại điều kiện hệ số méo phi tuyến có thoả mãn hay không (ở tầng ra)

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Khảo sát chế độ AC của tầng hồi tiếp: (Q2)



Khảo sát chế độ AC của tầng khuếch đại công suất (tầng đẩy kéo):

Ta có thể thấy kết quả phân tích phổ của I_c xuất hiện các hài đáng kể, do tín hiệu này có dạng chỉnh lưu bán kì. Khi phân tích phổ cho áp ra trên tải, ta sẽ tính được độ méo dạng theo công thức:

$$\gamma(\%) = \frac{\sqrt{A_1^2 + A_2^2 + \dots + A_n^2}}{A_0} \times 100\%$$

Dựa vào bảng ở hình phân tích hệ số hài của tín hiệu áp ra, ta lập lại như sau (đơn vị mặc định là mV)





$A_1(V)$	$A_2(mV)$	$A_3(mV)$	A_4	A_5	A_6	A_7	A_8	A_9	A_{10}	A_{11}	A_{12}	A_{13}	A_{14}	A_{15}
32.737	260.430	465.176	56.374	97.696	12.059	15	15.74	26	15.5	7.7	13	15.5	10	5.8

$$\Rightarrow \gamma(\%) = \frac{\sqrt{A_1^2 + A_2^2 + \dots + A_n^2}}{A_0} \times 100\% \approx 1,9\% \text{ so với yêu cầu thiết kế (1\%)} \text{ thì không thoả mãn, tuy nhiên với các tần}$$




số khác tần số trung tâm(798Hz), độ méo dạng tín hiệu sẽ xấp xỉ 1%. Ví dụ khi tần số là 5kHz. Chỉ có hài rất bé ở tần số 10kHz và 15 kHz, còn các hài ở tần số lớn hơn hầu như là bằng 0.

Ta sẽ kiểm tra lại một số trường hợp ở sau.

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL




THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL



THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Kiểm tra đáp ứng băng thông của mạch:






Cho tín hiệu áp vào có biên độ 0,75V, tần số thay đổi từ 10Hz đến 100kHz, ta có đáp ứng tần số của tín hiệu ra:
Bài toán đã thiết kế được thỏa mãn các yêu cầu của đề bài, tần số cắt cao và thấp đúng như yêu cầu của thiết kế.

Kiểm tra hiệu suất của mạch cũng như công suất của mạch:

Ta kiểm tra công suất và hiệu suất của mạch ở các tần số cắt và tần số trung tâm:

Trước tiên, tại tần số cắt thấp: (100Hz)




Dạng sóng ra:



Hiệu suất của mạch: $\mu(\%) = \frac{P_L}{P_{cc}} \times 100\% = \frac{36,77}{67,99} \times 100\% = 54\%$ (Nhỏ hơn so với yêu cầu, tuy nhiên ta đang xét với tín hiệu bị suy giảm 3dB)


THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Tại tần số cắt cao: (15kHz)



$$\text{Hiệu suất của mạch: } \mu(\%) = \frac{P_L}{P_{cc}} \times 100\% = \frac{34,064}{66,419} \times 100\% = 51,3\%.$$

Tại tần số trung tâm(1kHz)



Dạng sóng tín hiệu ra ở 1kHz hầu như đối xứng qua góc tọa độ với biên độ đỉnh lên tới 32V, điều này có được do các tầng được phân cực tốt và đối xứng.



Nếu mạch lắp ngoài thực tế, đã phân cực tốt nhưng chưa ra được đối xứng, có thể chỉnh giá trị tụ C8, tụ C8 sẽ hồi tiếp tín hiệu về ở chế độ AC, và chỉnh biên độ 2 đỉnh được đối xứng hơn.

Hiệu suất của mạch:



$$\mu(\%) = \frac{P_L}{P_{cc}} \times 100\% = \frac{67,089}{92,286} \times 100\% = 72,7\%$$

Công suất ra của mạch rất tốt. Hiệu suất thỏa mãn yêu cầu thiết kế(>65%).

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL



Khảo sát tổng quát sự biến thiên của công suất và hiệu suất theo tần số trong dải tần hoạt động của mạch: nhận xét thấy rằng khi tần số thay đổi, công suất và hiệu suất của mạch cũng bị thay đổi theo, công suất tải ra cực đại tại $f=1100\text{Hz}$ là 66.819W (Đang khảo sát tại thời điểm 9ms) với hiệu suất cực đại là 71.482% tại tần số 1600Hz.



Khảo sát hệ số méo dạng của tín hiệu ra trong dải tần hoạt động của mạch với một số tần số:

Tại tần số 100Hz: (Lấy 20 hài)

FOURIER COMPONENTS OF TRANSIENT RESPONSE V(N15586)

DC COMPONENT = -1.235461E-03

HARMONIC NO	FREQUENCY (HZ)	FOURIER COMPONENT	NORMALIZED COMPONENT	PHASE (DEG)	NORMALIZED PHASE (DEG)
1	1.000E+02	2.446E+01	1.000E+00	-1.467E+02	0.000E+00
2	2.000E+02	7.577E-02	3.098E-03	-1.349E+02	1.584E+02
3	3.000E+02	1.934E-01	7.910E-03	-1.277E+02	3.122E+02
4	4.000E+02	6.602E-03	2.699E-04	1.520E+01	6.019E+02
5	5.000E+02	9.229E-03	3.774E-04	1.127E+02	8.460E+02
6	6.000E+02	4.930E-03	2.016E-04	-1.237E+02	7.563E+02
7	7.000E+02	6.054E-03	2.475E-04	-9.672E+01	9.299E+02
8	8.000E+02	3.659E-03	1.496E-04	-8.434E+01	1.089E+03
9	9.000E+02	4.848E-03	1.982E-04	-6.705E+01	1.253E+03
10	1.000E+03	3.156E-03	1.291E-04	-6.816E+01	1.398E+03
11	1.100E+03	2.930E-03	1.198E-04	-4.283E+01	1.570E+03
12	1.200E+03	2.141E-03	8.752E-05	-7.023E+01	1.690E+03
13	1.300E+03	9.966E-04	4.075E-05	-7.199E+01	1.835E+03
14	1.400E+03	1.972E-03	8.064E-05	-9.438E+01	1.959E+03
15	1.500E+03	2.167E-03	8.859E-05	-1.174E+02	2.083E+03
16	1.600E+03	2.529E-03	1.034E-04	-9.823E+01	2.248E+03
17	1.700E+03	3.234E-03	1.322E-04	-1.028E+02	2.391E+03
18	1.800E+03	3.064E-03	1.253E-04	-9.090E+01	2.549E+03
19	1.900E+03	3.453E-03	1.412E-04	-8.167E+01	2.705E+03
20	2.000E+03	2.860E-03	1.169E-04	-8.147E+01	2.852E+03

TOTAL HARMONIC DISTORTION = 8.524763E-01 PERCENT

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Tại tần số 15000Hz: (Lấy 20 hài):


FOURIER COMPONENTS OF TRANSIENT RESPONSE V(N15586)

DC COMPONENT = -7.316953E-02

HARMONIC NO	FREQUENCY (HZ)	FOURIER COMPONENT	NORMALIZED COMPONENT	PHASE (DEG)	NORMALIZED PHASE (DEG)
1	1.500E+04	2.359E+01	1.000E+00	1.353E+02	0.000E+00
2	3.000E+04	2.045E-01	8.672E-03	7.371E+01	-1.969E+02
3	4.500E+04	4.398E-02	1.865E-03	7.373E+01	-3.322E+02
4	6.000E+04	1.141E-02	4.837E-04	-1.739E+02	-7.151E+02
5	7.500E+04	1.809E-02	7.670E-04	-1.474E+02	-8.239E+02
6	9.000E+04	4.779E-03	2.026E-04	-2.866E+01	-8.405E+02
7	1.050E+05	5.655E-03	2.397E-04	1.175E+02	-8.297E+02
8	1.200E+05	1.309E-03	5.550E-05	1.240E+02	-9.585E+02
9	1.350E+05	1.485E-03	6.298E-05	1.552E+02	-1.063E+03
10	1.500E+05	1.675E-03	7.100E-05	5.073E+01	-1.302E+03
11	1.650E+05	3.795E-03	1.609E-04	1.085E+02	-1.380E+03
12	1.800E+05	1.439E-03	6.102E-05	-2.385E+01	-1.648E+03
13	1.950E+05	3.338E-03	1.415E-04	4.290E+01	-1.716E+03
14	2.100E+05	7.883E-04	3.342E-05	-1.098E+02	-2.004E+03
15	2.250E+05	1.233E-03	5.228E-05	-6.210E+01	-2.092E+03
16	2.400E+05	9.091E-04	3.854E-05	-1.429E+02	-2.308E+03
17	2.550E+05	2.330E-03	9.880E-05	1.119E+02	-2.188E+03
18	2.700E+05	2.060E-03	8.732E-05	-1.693E+02	-2.605E+03
19	2.850E+05	4.231E-03	1.794E-04	2.179E+01	-2.549E+03
20	3.000E+05	4.576E-03	1.940E-04	1.475E+02	-2.559E+03

TOTAL HARMONIC DISTORTION = 8.930112E-01 PERCENT


Ta có thể biểu diễn sự biến thiên độ méo dạng của sóng ra bằng đồ thị sau:



Kết luận: Trong dải tần khảo sát, tín hiệu ra bị méo nhiều nhất xung quanh tần số 1800Hz, tuy nhiên, hệ số méo phi tuyến rất bé (<2%)

THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Chọn thông số công suất trung bình cho trở, kiểm tra giá trị công suất của các phần tử trong mạch::



Các thông số hiện trên hình chỉ là công suất DC, còn công suất trung bình của từng phần tử tầng khuếch đại công suất đã được khảo sát ở phần trước, ta không khảo sát lại. Có thể chọn trở theo công suất trung bình như trên hình. Hầu như loại có công suất 0.25W là sử dụng được cho tất cả các trở cần có.

Kiểm tra lại công suất trung bình trên Transistor Q4: 270mW, Q5: 300mW, Q6: 12W, Q7: 11W, ta đã chọn các Transistor thỏa mãn những yêu cầu trên.

Kiểm tra Zin: Ta có thể đo dòng $i_{in} = 19.112\mu A$, suy ra trở vào xấp xỉ $40k\Omega (39242\Omega)$.

Tín hiệu áp vào và áp ra cùng pha với nhau.



THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL

Kiểm tra ổn định nhiệt:



Khi nhiệt độ tăng, V_{sat} tăng, đồng thời áp ở điểm giữa của tầng đẩy kéo bị sai lệch so với thiết kế, bởi vậy, gây ra méo dạng tín hiệu ra (bị xén đầu), để khắc phục tình trạng này, ta có thể mắc thêm nhiệt điện trở nối tiếp với RF và R10 để tăng dòng DC qua trở hồi tiếp nhưng vẫn giữ được độ lợi AC, sao cho áp ở điểm giữa của tầng đẩy kéo vẫn giữ sát 35V.

Ta khảo sát trường hợp khi chưa dùng các nhiệt trở, khi nhiệt độ thay đổi, ta có các sơ đồ sau:

** Profile: "SCHEMATIC1-Nhietdo" [E:\Project\Files\designed-SCHEMATIC1-Nhietd...
Date/Time run: 01/27/05 07:23:00 Temperature: 27.0, 50.0, 70.0, 100.0



Kiểm tra áp ra và công suất trung bình ra tải khi nhiệt độ thay đổi:



Có tham khảo bảng Datasheet của các hãng Siemen, Mospec, Motorola, Toshiba, Hitachi, Micro Commercial Components, Thomson, FairChild, Boca Semiconductor corp., ON., ST, Power Innovations trong trang web:

www.alldatasheet.com

Dùng chương trình Orcad 9.2 để kiểm tra mạch, các thông số của linh kiện có được trong Library của PSPICE.

Một số hình được vẽ bằng chương trình MATLAB 7.0 (The MathWorks, Inc.)

Bài tập này đã được upload lên mạng Internet tại địa chỉ: www.buitrunghieu.edu.tf.

All rights reserved by Bui Trung Hieu.